PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-113580

(43)Date of publication of application: 07.05.1993

(51)Int.CI.

G02F 1/136 G02F 1/133 H01L 27/12 H01L 21/336 H01L 29/784

(21)Application number: 03-275677

(22)Date of filing:

23.10.1991

(71)Applicant:

KYOCERA CORP

(72)Inventor: YAMAGUCHI NORITOSHI

MATSUDA TOSHIYA


UENO HIROKO

(54) PRODUCTION OF ACTIVE MATRIX SUBSTRATE

(57)Abstract:

PURPOSE: To decrease the number of sheets of the photomasks to be used at the time of patterning and to enable forming signal wirings with transparent conductive layers as well as to facilitate the connection to driving circuits by constituting the above matrix substrate in such a manner the need for the specific patterning of channel layers is eliminated and an n+ type semiconductor layer can be subjected simultaneously to patterning of source electrodes and drain electrodes.

CONSTITUTION: A picture element electrodes and image signal line 3, a source and drain electrods 4 and an ohmic contact layer 5 are successively laminated and are patterned to prescribed shapes. The channel layer 6, a gate insulating layer 7, a gate electrode 8, and a scanning signal line 9 are then successively laminated. The gate electrode 8 and the scanning signal line 9 are then patterned to prescribed shapes. A protective layer 10 is thereafter formed. This protective layer 10 as well as the upper source and drain electrode 4, the ohmic contact layer 5, a channel region 6, a gate insulating layer 7, the gate electrode 8 and the scanning signal line 9 are patterned to prescribed shapes.



LEGAL STATUS

[Date of request for examination]

25.09.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2873119

[Date of registration]

08.01.1999

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(12)特 許 公 報 (B 2)

(11)特許番号

第2873119号

(45) 発行日 平成11年(1999) 3月24日

(24)登録日 平成11年(1999)1月8日

(51) Int. Cl. 6

識別記号

GOSF 1/136

500

FΙ

G02F 1/136

500

請求項の数1 (全6頁)

(21)出願番号	特顧平3 -275677	(73)特許権者	000006633
			京セラ株式会社
(22)出屬日	平成3年(1991)10月23日		京都府京都市伏見区竹田鳥羽殿町 6 番地
		(72)発明者	山口 文紀
(65)公開番号	特開平5-113580	1	滋賀県八日市市蛇溝町長 谷野 1166番地の
(43)公開日	平成5年(1993)5月7日		6 京セラ株式会社溢賀八日市工場内
審查請求日	平成8年(1996)9月25日	(72) 発明者	松田 敏哉
			滋賀県八日市市蛇溝町長石野1166番地の
			6 京七テ株式会社証賀八日市工場内
		(72) 発明者	上野一裕子
			磁賀県八日市市蛇溝町長 谷野 1166番地の
			6 原セラ株式会社滋賀八日市工場内
		審查官	占野 公夫
		(56)参考文献	特開 平2-2523 (JP, A)
			最終頁に続く

(54) 【発明の名称】アウティフマトリックス基板の製造方法

1

(57)【特許請求の範囲】

【請求項1】 (a) 基板上に、画素電極および画像信号線となる第1の透明導電層、ソース電極とドレイン電極となる第1の金属層、およびトランジスクのオーミックコンキクト層となるn^{*}型半導体層を順次積層し、

(b) 該第1の透明導電層、第1の金属層、およびn 型半導体層の所定部分を前記ソース電極とドレイン電極が分割されるようにエッチング除去し、(c) 次に、トランシスタのチャネル領域となる i 型半導体層、ケート絶縁層となる絶縁層、ゲート電極となる第2の金属層、および走査信号線となる第2の透明尊電層を順準積層し、(d) 該第2の金属層と第2の透明尊電層を所定部分をエーチンプ除去し、(e) 次に、保護層を形成し、

(f) 前記画素電極上の前記保護層、第1 5金属層、n ・型半導体層、i 型半導体層、および絶縁層をエッチン 2

ダ除去する工程を含んで成るアクティブマトリックス基 板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】 お発明はアクティブマトリックス 基板の製造方法に関し、特に順スタガー型の薄膜トラン ジックを有するアクティブマトリックス基板の製造方法 に関する。

[0002]

【従来の技術】従来、アクティブマナギャクス型液晶表示集置などに用いられるアクティブマナリャクス基板には、画素電極となる透明導電層がトランジスタの上方に位置するタイプのものとトランジスタの下方に位置するタイプのものとがあるが、それぞれのアクティブマトリックス基板の製造方法を図2および図3に示す。

5、およびエッチングのストッパー層として機能する窒 化シリコン層56を形成せる。かに、同図(4)に示す ように、ゲート電極53上にのみ窒化にリコン層56ね 残るように、窒化シリコン層56の大部分をエッチンプ する。次に、同図 (e) に示すように、オーミックコン キット層57を形成する。次に、同図(f)に示すよう に、オーミップコンタフト層57と1型半導体層55の 周辺部をエッチングなどにより除去する。次に、同図 (g) に示すように、ソース・トレイン電極となる金属 10 層58を形成して、パケーニングする。なお、この工程 では、後述する透明導電層59加半導体層55、57と 接触しないようにするために、半導体層55、57の周 辺部が金属層 5 8 で完全に被覆されるように全属層 5 8 をパターエンデオる。次に同図(h)に示すように、画 素電極となる透明導電層59を形成してパターニンです

【0006】土地のアクティブマトリックス基板の製造 20 方法では、図3 (a) (d) (f) (g) (h) 3-各工 程でコナトマスツが必要であり、最低五枚必要である。 【0007】上述のように、従来のアピディブマトリー この基板の製造方法では、トランプスをの機能上は不必 要なエーモンでのストッパー層27、56の形成が必要 て、コナトマスクを多く使うために、フナトプロセスに 時間がかかり量産性が悪いという問題があった。特に、 このような薄膜トランジスタを多数形成するデハイスで は、製造工程の頻雑化によって歩留りが著しく低下する ことから、製造工程はできるだけ簡略化することが望ま 30 えいている。

そ。最後に、同図(i)に示せように、窒化シリコン層

などから成るパンペーション層60を形成して完成す

[0008]

【課題を解決するための手段】本発明は、このような従 来技術の問題点に鑑みてなされたものであり、その特徴 とせるところは、 (a) 基板上に、画素電極および画像 信号源上なる第1の透明導電層、ニース電極とトレイン 電極となる第1の金属層、およびトランジスタのオーミ シグロンダフト層となるm・型半導体層を順次積層し、 (b) 該第1の透明導電層、第1の金属層、およびn+ 型半導体層の所定部分を前記 7一ス電極とドレイン 電極 が分割されるようにエレチンで除去し、(e)かに、ト ランプスをのチャスト領域となる主型半導体圏、ゲート 絶縁層となる絶縁層、ゲート電極となる第2の全属層、 および走査信号線となる第0○透明導電層を順か積層。 1」(4)該第2の金属層と第2の透明導電層の所定部 みをエッチンで除去し、(e) かに、保護層を形成し、 (王)前記画素電極上ご前記保護層、第1の金属層、ㅠ ・型半導体層、主型半導体層、および絶縁層をエッチン **が除去する工程を含んで成る点にある。**

[0009]

【作用】上記のような構成にすると、主型半導体層のパ

【0003】図2は透明導電層がトランシス々の下方に 位置するタイプのものである。ます、同図(a)に示す ように、ガラスなどから成る絶縁基板21上に、画素電 極となる透明導電層22とゲート電極となる金属層23 とを真空装着法やスパッキリング法などにより形成し、 この金属圏23をエッチンドによって所定のパカーンに 形成する。次に、同図(1)に示すように、透明導電層 22をエッチングによって所定のパキーンに形成する。 かに、同図 (c) に示すように、ゲート絶縁層となる絶 緑層24、25、チャネル領域となる i 型半導体層2 6、およびエッチングのストッパー層として作用する窒 化シリコン層27を形成する。次に、同図(d)に示す よらに、窒化シリコン層27かゲート電極23上にのみ 残るようにパターニングする。次に、同図(e)に示す ように、n^{*}型半導体層などからなるオーミップコンタ フト層28を例えばプラスマCVD法などで形成する。 次に、同図(f)に示すように、トランジスタの側部に コンタクトホール29を形成する。次に、同図(g)に 示すように、アース・ドレイン電極となる金属層30、 3.1 を形成する。次に、同図(h)に示すように、ケー ト電極23上の金属層30、31とオーミップコンタク ト層28をエッチングで分離して、ソースとドレインを 形成する。このエッチングの際には、窒化レリコン層で 7がストッパー層となる。最後に、窒化シリコンなどが ら成るペンペーション層32を形成して完成する。この ように従来のアクティブマトリックス基板の製造方法で は、半尊体層26上の全面にオーミックコンギアト層と 8とソース・ドレイン電極となる金属層30を設けて、 中央部分をファ硝酸溶液などでエッチング除去すること により、ソース電極、ドレイン電極、およびオーミップ コンタフト層28を分割するが、このオーミックコンタ 2ト層28を分割する際に、半導体層26がオーバーエ デチングによって消失しないようにすると共に、オーミ ックコンタクト層28の一部が残ってトランジスタのO FF抵抗が低下するのを防止するために、半導体層26 上にストッパー層27を形成してオーミップコンタフト 趙28と金属暦30、31の所定部分が完全にエッチン **ざされるようにしていた。**

【0004】上述のアフディブマトリックス基板の製造 方法では、図2 (a) (b) (d) (f) (h) ひ各工 程でエッチングを行うことから、フォトマスクは五枚心 要である。

【0005】また、透明尊電層がトランジスをの上方に 位置するタイプのアプティブセトリックス基板の製造方 法を図るに手せ。まず、同図(a)に示すように、絶縁 基板51上に、ゲート電極上なる金属層50を形成して パキーニングする。次に、同図(b)に示すように、金 属層52の表面を陽極酸化して、金属酸化層53を形成 する。かに、同図(c)に示すように、ゲート絶縁層と なる絶ी層54、チャネル領域となる主型半導体層5

 ϵ

ターニンドが不要でエッチンドのストッパー層が不要になると時に、n+型半導体層をソース電極とトレイン電極のパーニングと同時に行うことができるようになり、パターニンドの際に使用するフォトマストの枚数を減らせことができる。また、薄膜トランシスケと付加容量を同時に形成でき製造工程が簡略化される。また、信号配線と駆動用回路とキマイクローンでボンディンド法によって接続することが可能となる。さらに、ゲート電極を保護膜で被覆した後に、ゲート電極とチャネル層間のドーク電流を防止できる。

[0010]

【実施例】以下、本発明を添付図面に基づき詳細に説明 する。図1は、本発明に係るアフティップトリックス基 板の製造方法の一実施例を示す図であり、20はカラス などから成る絶縁基板である。

【0011】まず、同図(a)に示すように、基板20上に、アルミニウム(A1)、プロム(Cr)、タンタル(Ta)などの進光用金属層1を真空蒸着法やスペッタリンプ法などによって、原み2000A程度に形成して、島状にペターニングする。すなわち、第1の進光用金属層1aは後述するトランジスをの下部に位置し、第2の進光用金属層1bは付加容量部分心下部に位置するようにペターニングする。進光用金属層1を設けると、トランシスをおより付加容量内の半導体層に光が当たってキャリアが発生するのを防止できる。

【0012】次に、同図(b)に正すように、下地絶縁 層2、画素電極および画像信号線となる第1の透明尊電 層3、ノース・トレイン電極となる第1の金属層4、およびオーミックコンダクト層となるn 型半導体層 5 を形成する。下地絶縁層2は、酸化ダンダル(Ta

 O_{x}) 、窒化シリコン (SiN_{x}) などから成り、酸化 カンさんの場合はスペッタリンプを陽極酸化などによっ て、また蜜化レリコンの場合はプラスマロVD法などに よって、それぞれ厚み2000A程度に形成される。第 1 の透明尊電層 3 は、酸化錫、酸化インジウム錫などを 用いたスペッケリンツ法によって厚み1000A程度に 形成される。 ニース・トレイン 電極となる第1の金属層 4は、アルミニウム、プロム、チャンなどを用いて、真 空蒸着法やスペッケリング法で厚み4000A程度に形 成される。さらに n ´ 型半導体層 5 はプラスマC V D 佉 などによって、厚み1000A程度に形成される。 な お、n~型半導体層5は、リン(P)をトープしたマグ ネシウムシリサイト (Mg:Si) などで構成してもよ い。このようにも、関事導体履5は、リン(P)をトー プしたマママンのムシドサイト (Mg. Si) 工構成す ると、 n 1 型半導体層 5 を スパッタリン 7 法で形成で き、全属層と同一装置で同時に成膜できる。したかっ て、CVDプロセスを一つ酸ミすことができる。また、

トレイン電極部心第1の透明導電層30は、画像信号線となる。

【0013】かに、同図 (c) にデオように、第10透 明尊電曆3、第1四金属層4、およびn~型半導体層5 を、上記迪光用金属層 1 a ○周辺部と第1○遮光用金属 層 1 a t 利 第2で 避光用金属層 1 b にかけて残るように エッチンで除去する。アルミニウムキチャンをエッチン させる場合は燐酸が、『ロムをエッチン『せる場合は硝 酸第三セリウムアンモニウム水溶液が、透明尊電層3を 10 エッチンでする場合は亜鉛を触媒とする塩硝酸至二ッチ シブ液が、金属層4およびn~ 型半導体層5をエッチン さずる場合は弗硝酸の水溶液などが好適に用いられる。 【0014】次に、同図(d)に示すように、主型半導 体層の、ゲート絶縁層となる絶縁層で、ゲート電極とな る第2の金属層8、走査信号線となる第2の透明導電層 9を順次積層する。主型半導体層6はプラスマにVD法 などによって厚み500A程度に形成される。 ゲート絶 縁層となる絶縁層では、窒化シリコン層の三層構造、あ **るいは窒化シリコン層と酸化タンタル層の三層構造のも** ぶて形成される。窒化シリコン層は、プラスマCVD法 などで厚み2000A程度に形成され、酸化キンタル層 はスペッキリンプを陽極酸化によって厚み立り00A程 度に形成される。ゲート電極となる第2○金属層8は、 アルミニウム、フロム、チタンなどを用いて、真空蒸着 法キスペータリンで法で厚み2000A程度に形成さ れ、走資信号線となる第2の透明導電層9は、酸化錫や 酸化イン、ウム鍋などを用いたスペッタリンで法によっ て厚み2000A程度に形成される。

【0015】かに、同図(e)に子すように、ゲート電極となる第2の金属層8と走責信号線となる第2の透明導電層9を、第1の進光用金属層1aと第2の進光用金属層1bの上の部分のみを残してエッチンで除去する。用いられるエッチンで使は、同図(c)の工程で用いられるエッチンで使と同一である。

【0016】かに、同図(f)に手すように、保護層1 のを形成する。この保護層1のは、窒化ショコン会酸化 ケンタルなどかに成め、窒化ショコン層はプラスマロV D法により、酸化ケンケル層はスパッケリンで法によ め、厚み2000A程度に形成される。

【00十二】最後に、同図(g)に計せように、保護層105、第10分属層4、n+型半導体層5、1型半導体層6、およご第2二絶線層7を、上記第20世光用金属層145周辺部立、ここ第2二世光用金属層145地元用金属層1 a部分にかけてエーデンで除去する。用いられるエーデンで液は、同図(c) 生工程で用いられるエーデンで液は、同図(c) 生工程で用いられるエーデンで液は、同図(c) 生工程で用いられるエーデンで液と同一である。

【9018】上述さように形成すると、第1年 漁光用金属層1a上にスイッチンプ用さたサン1 スタ11が形成でお、第2の漁光用金属層1も上に、第1の透明導電層50 3と第2・透明導電層9を電極とする仕加容量12が形

8

成され、スイ・チンプ用トランジスタ11と付加容量1 2との間に画素13万形成される。なお、図示されていないが、付加容量12部分の第2の透明導電層9は、画素電極13と対峙して設けられる対向電極(不図近)に接続される。この付加容量12は、液晶材料(不図示)への印加電圧を一定時間保持するために形成される。

【0019】また、薄膜トニンプスタ11のドレイン電極4下部の第1の透明導電層3からトレイン電極4に画像信号を供給すると共に、ゲート電極8上部の第2の透明導電層9から走査信号を供給し、走査信号によって薄膜トニンジスタ11をオンして画像信号を画素電極3に供給するものである。このように、走査信号線と画像信号線を透明導電層で形成すると、駆動回路(ICチップ)とマイクロハンプボンディンプ法で接続できるようになる。すなわち、マイクロハンプボンディンプ法は、接触による導通であるため、信号線が至属の場合表面が設定したで変更を変更が増大して良好に接続できないが、信号線に酸化錫や酸化インプウム錫を用いるとこのような酸化による接触抵抗の増大はなく、マイクロバンプボンディンプ法での接続が可能となる。

【0020】上述のように、薄膜トランレスを11の下部と付加容量12の下部に遮光用金属層1a、1bを設けて、1型半導体層6にキャリアが発生する(光が照射されるとキャリアが発生する)のを防止することが望ましいが、1型半導体層6を光感度の低いもので形成する場合は、遮光用金属層1および下地絶縁層2は必ずしも必要でない。すなわち、基板温度を400で程度の比較的高温に維持して、且心膜厚が200A以下となるように薄く形成すれば1型半導体層6の光感度を低くすることができる。基板温度を高温にして1型半導体層6を形成すると1型に偏るため、ボロン(B)を微量(1~5ppm)ドープして、フェルミレベルを中央に戻せばよい。

[0021]

【発明の効果】以上のように、本発明に係るアプティブマトリックス基板の製造方法によれば、(a)基板上に、画素電極および画像信号線となる第1の透明尊電層、コース電極とトレイン電極となる第1の全属層、およびトランジスタのオーミップコンタフト層となるnで型半導体層を順次積層し、(b) 該第1の透明導電層、

第1の金属層、およびn・型半導体層の所定部分を前記 マース電極とドレイン電極が分割されるようにエッチン で除去し、(c)次に、ドランジスを心手セネル領域と なる主型半導体層、ガート絶縁層となる絶縁層、ガート 電極となる第2の全属層、および走査信号線となる第2 の透明導電層を順か積層し、(d)詩第2の金属層と第 2の透明導電層の所定部分をエッチンで除去し、(e) 次に、保護層を形成し、(f)前記画素電極上の前記保 護層、第1の金属層、n・型半導体層、1型半導体層、 および絶縁層をエッチンで除去する工程を含んで成ることがら、主型半導体層のパターエンプが不要になると共 に、n・型半導体層のパターエンプが不要になると共 に、n・型半導体層をソース電極とドレイン電極のパター ニンプと同時に行うことができるようになり、パター ニンプと同時に行うことができるようになり、パター ニンプの際に使用するフェトではつけれる。

【00022】また、上記のような構成にすると、信号配線を透明導電層で形成することができ、信号配線と駆動用回路とをマイクロバンプボンディンで法によって接続することが可能となる。

1 【0023】さらに、本発明に係るアクティブマトリックス基板の製造方法によれば、第20金属層と第2の透明尊電層の所定部分をエッチング除去して、保護層を形成した後に、この保護層と、第1の金属層、n 型半導体層、主型半導体層、および絶縁層の所定部分をエッチンプ除去することから、ゲート電極と主型半導体層間にリート電流が発生することを極力低減でき、特性の良好な薄膜トランジスタを得ることができる。

【図面の簡単な説明】

【図1】(a)~(g)は、本発明に係るアプティブで トリックス基板の製造方法の各工程を示す図である。


【図2】 (a) ~ (h) は、逆来のアクティデマトリックス基板の製造工程を示す図である。

【図3】 (a) ~ (i) は、従来の他のアクティブマト チャッス基板の製造工程を示す図である。


【符号の説明】

1・・・應光用金属層、2・・・「地絶縁層、3・・・第1の透明尊電層、4・・・第1の金属層、5・・・n ・型半導体層、6・・・・1型半導体層、7・・・絶縁 層、8・・・第2の金属層、9・・・第2の透明尊電 40 層、10・・・保護層、20・・・基板。


[図1]



【図2】



【図3】



フロントページの続き

(58)調査した分野(Int.Cl.⁶, DB名) GO2F 1/136 500